セミナー・イベント：「HDLによる回路設計技術（ディジタル回路設計　VHDL編）」

種類

セミナー・イベント告知

分野

人材育成・雇用、生産性向上・IT化、経営改善・経営強化

地域

神奈川県

実施機関

独立行政法人高齢・障害・求職者雇用支援機構　神奈川支部　関東職業能力開発促進センター　ポリテクセンター関東

実施機関からのお知らせ

FPGAのハードウェア概要やHDL記述のルール、開発環境等を理解し、システム開発の効率化に必要な設計手法を実践的に習得します。

開催日時：2025年7月9日,10日,11日　9：15～16：00
会場：ポリテクセンター関東
費用：15500円
定員：10名

申込方法ほか詳細情報は、「詳細情報を見る」からご確認下さい。

詳細情報を見る

• HDLによる回路設計技術（ディジタル回路設計　VHDL編）

上記の情報は、国や県等のサイトや公表資料から中小機構が収集し、掲載したものです。情報によっては既に募集を締め切っている場合がありますので、予めご了承ください。また、施策のご利用にあたっては、各施策の担当部署までお問い合わせください。