セミナー・イベント：「HDLによるLSI開発技術《使用言語：Verilog-HDL　使用LSI：インテル》」

種類

セミナー・イベント告知

分野

人材育成・雇用、生産性向上・IT化、経営改善・経営強化

地域

大阪府

実施機関

独立行政法人高齢・障害・求職者雇用支援機構　大阪支部　関西職業能力開発促進センター　ポリテクセンター関西

実施機関からのお知らせ

FPGAを利用した回路設計実習を通して、ハードウェア記述言語の一種であるVerilog-HDLによる回路記述及びシミュレーション記述、論理合成やシミュレーション等の設計手順を理解し、実践的課題（24時間時計の設計）を通して効率的なディジタル回路の設計手法について習得します。

開催日時：2024年12月17日,18日,19日　9：15～16：00
会場：ポリテクセンター関西
費用：18,500円
定員：10名

申込方法ほか詳細情報は、「詳細情報を見る」からご確認下さい。

詳細情報を見る

• HDLによるLSI開発技術《使用言語：Verilog-HDL　使用LSI：インテル》

上記の情報は、国や県等のサイトや公表資料から中小機構が収集し、掲載したものです。情報によっては既に募集を締め切っている場合がありますので、予めご了承ください。また、施策のご利用にあたっては、各施策の担当部署までお問い合わせください。